Tags
1 ページ目
FPGA
turing completeで解いた問題をverilogで書き直してみる話 1
